삼성 엑시노스 2400, 4LPP+ 공정 양산, 지난해 실적 상회

    TechNews가 인용한 출처에 따르면 , 4LPP+ 공정 기술을 사용하여 생산된 삼성의 주력 모바일 프로세서인 Exynos 2400은 현재 약 60%의 수율을 자랑합니다 . 이 수치는 경쟁사, 특히 수율이 70%를 넘는 TSMC의 N4P 공정 기술에 미치지 못하지만, 1년 전 삼성 자체의 수율 25%에 비하면 크게 향상된 수치입니다.

    삼성의 Exynos 2400 플래그십 모바일 프로세서는 삼성 최초로 FOWLP(팬아웃 웨이퍼 레벨 패키징)를 활용한 프로세서입니다. 삼성전자는 FOWLP 기술이 내열성을 23% 향상시키고 멀티코어 성능을 8% 향상시킨다고 주장합니다. 결과적으로 Exynos 2400 모바일 프로세서는 최신 3DMark Wild Life 벤치마크 테스트에서 칭찬할 만한 성능을 제공합니다.

    실제로 삼성전자는 앞서 SF3 칩 양산을 2024년 하반기에 시작하고, 이어 2025년부터 2026년까지 2나노 공정 기술을 도입하겠다는 계획을 밝힌 바 있습니다 .

    보고서에 인용된 업계 소식통에 따르면 삼성전자 파운드리 사업이 2세대 3나노 공정 기술인 SF3의 시험생산에 돌입했다고 합니다. 또한, 회사는 향후 6개월 이내에 수율을 60% 이상으로 높이는 것을 목표로 하고 있습니다.

    2nm 공정으로 GAA 트랜지스터로 전환하려는 TSMC의 접근 방식에 비해 삼성의 3nm 기술이 매우 공격적이라는 점은 주목할 만합니다. 삼성의 1세대 3nm 공정에는 이미 GAA 트랜지스터 기술, 특히 SF3E 또는 3GAE 기술로 알려진 MBCFET(Multi-Bridge Channel Field-Effect Transistor)가 통합되어 있습니다.

    WeChat 계정 ic211ic이 보고서에서 출처를 인용한 바에 따르면 , 삼성의 3nm GAA 기술은 좁은 나노와이어 GAA 기술에 비해 더 넓은 나노시트를 활용하여 더 높은 성능과 에너지 효율성을 제공합니다. 3nm GAA 기술을 통해 삼성은 나노시트 트랜지스터의 채널 폭을 조정하여 전력 소비와 성능을 최적화하고 다양한 고객 요구 사항을 충족할 수 있습니다.

    또한 GAA 설계의 유연성은 DTCO(설계-기술 공동 최적화)에 매우 유리하여 더 나은 PPA(전력, 성능 및 면적) 이점을 달성하는 데 기여합니다.

    1세대 3나노 공정은 삼성전자 5나노 공정 대비 전력 소모를 45% 줄이고, 성능은 23% 향상시키며, 칩 면적은 16% 줄입니다. 곧 출시될 2세대 3nm 공정은 전력 소비를 50% 더 줄이고, 성능을 30% 향상시키며, 칩 면적을 35% 줄일 것으로 예상됩니다.