해외 기사를 번역기로 번역 하였습니다 오역이 있을수 있으니 원문을 참고 하세요
다가오는 IEEE 솔리드 스테이트 회로 회의(IEEE Solid State Circuit Conference)의 미리보기는 계속됩니다. 의제 항목은 그곳에서 공개되거나 시연될 흥미로운 기술을 공개합니다. Intel, Synopsys 및 Marvell은 DRAM 물리 계층 인터페이스(PHY) IP의 선두 공급업체입니다. 다양한 프로세서, GPU 및 SoC 제조업체는 이들 회사로부터 PHY 및 메모리 컨트롤러 IP 라이센스를 취득하여 설계와 통합합니다. 세 회사 모두 비트 범위당 2.69~3페타줄 정도의 200Gbps 이상의 속도를 제공할 준비가 되어 있습니다. 이 에너지 비용은 제공되는 데이터 속도만큼 중요합니다. 특정 애플리케이션에 대한 PHY의 실행 가능성을 보여주기 때문입니다(예를 들어 스마트폰 SoC는 HPC 프로세서에 비해 훨씬 더 제한된 에너지 예산으로 메모리 하위 시스템을 수행해야 합니다).
Intel은 PAM4 및 PAM6 신호를 지원하고 3nm급 FinFET 파운드리 노드용으로 설계된 224Gbps 서브페타줄/비트 PHY 송신기를 최초로 선보였습니다. 기억하신다면 Intel 3는 Intel 20A 노드를 사용하여 나노시트로 전환하기 전에 회사의 최종 FinFET 노드가 될 것입니다. 물리적 계층에서 모든 디지털 메모리 신호는 아날로그이며 Intel의 IP는 PHY의 DAC 측면에 중점을 둡니다. 다음은 Synopsys의 다소 유사한 트랜시버 IP입니다. 이 역시 3pJ/b에서 224Gbps 속도를 요구하지만 삽입 손실은 40dB입니다. TSMC N3 제품군 및 Intel 3과 같은 3nm급 FinFET 노드용으로 설계되었습니다. 삼성의 3nm 노드는 3nm EUV 노드에 호환되지 않는 GAAFET 기술을 사용합니다. 마지막으로 고속 네트워크 스위칭 패브릭과 관련된 5nm FinFET 노드의 광학 직접 감지 애플리케이션을 위한 212Gb/s DSP 기반 트랜시버를 갖춘 Marvell이 있습니다.
